下載:
-
Chua 于1971年提出憶阻器的概念[1]，并于1976年與Kang 共同提出廣義憶阻器的概念[2]，2008年Strukov等第一次成功實現了憶阻器件[3]. 由于憶阻器有著天然的非線性、可塑性和非易失性記憶等特性，且具備高集成密度、高讀寫速度、低功耗、多值計算潛力等優勢，使得憶阻器及憶阻電路系統有著潛在的、廣泛的應用前景，特別是在人工神經形態網絡、類腦計算等方面有獨特優勢，已成為物理、電子、材料、納米、生物等領域的前沿和熱點之一. 雖然憶阻器已被證實具有物理可實現性，但目前還主要處于實驗探索階段，且因設計方案多、實現難度大、整體造價高，更多學者還不能從市場上獲取該類器件用于科學研究. 這也促使部分學者采用電阻、電容、運算放大器、模擬乘法器等常規分立器件構建多種類型憶阻模擬電路，或者基于一些特殊拓撲形式的電路構建廣義憶阻器，滿足科研需求[4-15]. 在提出的廣義憶阻器中，如Corinto和Ascoli提出了基于二極管橋級聯RLC濾波器組成的廣義憶阻器[8]，包伯成團隊提出的基于二極管橋級聯RC、RL濾波器組成的廣義憶阻器[9-10]等，是以傳統電子電路為主體稍加改進而成，電路結構簡單，拓展了憶阻模擬器的實現方式，這也預示著傳統的基本電路中可能還存在具有憶阻特性的電路，但目前尚無文獻報道.
倍壓整流電路是一種基本電子電路，由二極管和電容器串并聯組成，可以將電壓幅值較低的交流整流成高壓直流，廣泛應用在高壓直流電源中. 現有文獻更多關注于倍壓整流原理分析及電路改進上，還未對其端口特性加以關注. 利用廣義憶阻器的數學定義及憶阻器的端口須具備的3個本質特征為判據，通過數學建模、數值仿真、虛擬實驗仿真及物理實驗對二倍壓整流電路端口特性展開研究，證實了二倍壓整流電路在取適當電路元件參數時會呈現出廣義憶阻特性.
-
一個器件或電路系統要具備憶阻器特性，須具備憶阻器的3個本質特征[16]：①當施加雙極性周期信號時，在v-i平面上展現為一條在原點緊縮的緊磁滯回線，且響應是周期性的；②當激勵頻率超過臨界頻率，磁滯旁瓣面積隨頻率的增加而單調減少；③當激勵頻率趨于無限大時，磁滯回線收縮為一個單值函數. 而廣義憶阻器除滿足憶阻器的3個本質特征外，其端口的伏安關系還應符合廣義憶阻的數學定義式. 一個廣義憶阻系統可表示為[17]
$ \left\{ {\begin{array}{*{20}{c}} {y\left( t \right) = g\left( {{{x}},u,t} \right)u\left( t \right);}\\ {\dfrac{{{\rm{d}}{{x}}}}{{{\rm{d}}t}} = {{f}}\left( {{{x}},u,t} \right),} \end{array}} \right. $ 式中，
$u\left( t \right)$ 與$y\left( t \right)$ 為系統的輸入與輸出變量，x為系統內部的n維狀態變量，$g\left( {{{x}},u,t} \right)$ 為系統轉移特性函數，${{f}}\left( {{{x}},u,t} \right)$ 是n維向量函數. 如果一個器件或電路系統的端口v、i關系符合此定義，則該器件或電路可稱為廣義憶阻器. 當$y\left( t \right)$ 為流入端口電流，$u\left( t \right)$ 為端口電壓時，該器件或電路系統是一個壓控型廣義憶阻器，$g\left( {{{x}},u,t} \right)$ 為憶導；反之，為流控型廣義憶阻器，$g\left( {{{x}},u,t} \right)$ 為憶阻. -
二倍壓整流電路的廣義憶阻模擬器如圖1所示. 在端口施加激勵電壓v，其參考方向及電路中各支路電流參考方向如圖1所示，各元件兩端電壓參考方向選取與通過該元件電流參考方向相關聯. D1、D2為具有相同特征參數的二極管，根據二極管的正向特性，在二極管正向導通時，流經二極管的電流可以表示為:
圖 1 二倍壓整流電路等效的廣義憶阻器
Figure 1. Equivalent generalized memristor for double voltage rectification circuit
$ {i_1} = {I_{\rm{S}}}\left( {{{\rm{e}}^{2\rho {v_1}}} - 1} \right), $ $ {i_{2}} = {I_{\rm{S}}}\left( {{{\rm{e}}^{2\rho {v_2}}} - 1} \right), $ 式中，i1、i2分別為流過D1、D2的電流；v1、v2為D1、D2兩端的電壓，
$\rho = 1/\left( {2n{V_{\rm{T}}}} \right)$ ，IS、n與VT為二極管的特征參數，分別指反向飽和電流、發射系數與熱電壓.由基爾霍夫電流定律（Kirhhoff’s Current Law，KCL）可得到：
$ {i_{{C_1}}} + {i_2} = {i_1}, $ $ {i_{{C_2}}} + {i_R} = {i_2}, $ $ i = {i_{{C_1}}}, $ 式中，
$i_{C_1} $ 、$i_{C_2} $ 、iR分別表示通過電容器C1、C2及電阻R的電流，i表示端口輸入電流.由基爾霍夫電壓定律（Kirchhoff’s Voltage Law，KVL），可得到
$ {v_1} + {v_{{C_1}}} = v, $ $ {v_1} + {v_2} + {v_{{C_2}}} = 0, $ 式中，vC1、vC2分別表示電容器C1、C2兩端電壓.
電容器C1、C2及電阻R的伏安關系為
$ {i_{{C_1}}} = {C_1}\frac{{{\rm{d}}{v_{{C_1}}}}}{{{\rm{d}}t}}, $ $ {i_{{C_2}}} = {C_2}\frac{{{\rm{d}}{v_{{C_2}}}}}{{{\rm{d}}t}}, $ $ {i_R} = \frac{{{v_R}}}{R}, $ 式中，vR為電阻兩端電壓，且vR=
$v_{C_2} $ ，結合以上（2）～（11），可得圖1電路的端口伏安關系及電容電壓的狀態方程
$\left\{ \begin{array}{l} i = {g_{\rm{M}}}\left( {{v_{{C_1}}},{v_{{C_2}}},v,t} \right)v = {I_{\rm{S}}}{{\rm{e}}^{2\rho \left( {v - {v_{{C_1}}}} \right)}} -\\ \quad{I_{\rm{S}}}{{\rm{e}}^{2\rho \left( {{v_{{C_1}}} - v - {v_{{C_2}}}} \right)}};\\ \dfrac{{{\rm{d}}{v_{{C_1}}}}}{{{\rm{d}}t}} = \dfrac{{{I_{\rm{S}}}{{\rm{e}}^{2\rho \left( {v - {v_{{C_1}}}} \right)}} - {I_{\rm{S}}}{{\rm{e}}^{2\rho \left( {{v_{{C_1}}} - v - {v_{{C_2}}}} \right)}}}}{{{C_1}}};\\ \dfrac{{{\rm{d}}{v_{{C_2}}}}}{{{\rm{d}}t}} = \dfrac{{{I_{\rm{S}}}\left( {{{\rm{e}}^{2\rho \left( {{v_{{C_1}}} - v - {v_{{C_2}}}} \right)}} - 1} \right)}}{{{C_2}}} - \dfrac{{{v_{{C_2}}}}}{{{{R}}{C_2}}}. \end{array} \right. $ 當滿足v=0，有
$v_{C_2} $ =2$v_{C_1} $ 時，與（1）式比較，（12）式符合廣義憶阻器的定義式，圖1電路是一個二階廣義壓控憶阻的等效電路，式中${g_{\rm{M}}}\left( {{v_{{C_1}}},{v_{{C_2}}},v,t} \right) = $ $ \dfrac{{{{\rm{e}}^{2\rho \left( {v - {v_{{C_1}}}} \right)}} - {I_{\rm{S}}}{{\rm{e}}^{2\rho \left( {{v_{{C_1}}} - v - {v_{{C_2}}}} \right)}}}}{v}$ 為憶導. -
選取電路元件參數，施加正弦激勵電壓，依據（12）式用Matlab軟件對端口伏安關系進行數值仿真. 取C1=C2=100 uF、R=1 kΩ，選用IN4148型二極管，其特征參數為：IS=2.682 nA、n=1.836、
${V_{\rm{T}}} = 25\;{\rm{mV}}\left( {{\rm{T}} = 293\;{\rm{K}}} \right)$ ，激勵電源為$v = $ $ {V_{\rm{m}}}{\rm{sin}}\left( {2\text{π} f} \right)t\;$ ，式中Vm和f分別為振幅和頻率.當Vm不變，改變f，取Vm=3 V，f分別為20、100、500、1 000 Hz時，伏安關系曲線分別如圖2所示， 均展現出在原點收縮的緊磁滯回線，且隨頻率增大，緊磁滯回線旁瓣面積逐漸變小. 當繼續增大頻率時，緊磁滯回線最終將收縮為一條非線性單值函數. 適當改變電路元件參數，當超過臨界頻率也具有此特性.
圖 2 不同頻率下緊磁滯回線數值仿真圖
Figure 2. Simulation diagrams of pinched hysteresis loops with different frequencies
當頻率不變，改變振幅，取f=20 Hz，Vm分別為6、7、8 V時，伏安關系曲線如圖3所示，隨著激勵振幅的變化，伏安關系曲線仍然為在原點收縮的緊磁滯回線. 在其他頻率下，改變振幅仍有此特性，如當f=50 Hz，Vm分別為3、4、5 V時，伏安關系曲線如圖4（a），當f=200 Hz，Vm分別為3、4、5，如圖4（b）所示. 在其他電路參數下仍有此特性.
圖 3 20 Hz時不同激勵振幅下緊磁滯回線數值仿真圖
Figure 3. Simulation diagrams of pinched hysteresis loops with different amplitudes at 20 Hz
圖 4 50、200 Hz時不同激勵振幅下緊磁滯回線數值仿真圖
Figure 4. Simulation diagrams of pinched hysteresis loops with different amplitudes at 50，200 Hz
從數值仿真結果來看，二倍壓整流電路具備憶阻器端口的3個本質特征.
-
用Multisim 12仿真軟件構建圖1所示的二倍壓整流電路，元件參數與1.2節中數值仿真取值相同. 激勵電源
$v = {V_{\rm{m}}}{\rm{sin}}\left( {2\pi f} \right)t\;$ ，取Vm=3 V（有效值約為2.121 64 V），當激勵頻率f分別為20、100、500、1000 Hz時，v-i關系曲線在原點收縮的緊磁滯回線如圖5所示. 將圖5與圖2比較可知，虛擬實驗與數值仿真結果基本相同.
圖 5 不同頻率下緊磁滯回線虛擬實驗圖
Figure 5. Diagrams of virtual experiment of pinched hysteresis loops with different frequencies
當頻率不變，改變振幅，取f=20 Hz，Vm分別為6、7、8 V時，伏安關系曲線如圖6所示. 將圖6與圖3比較可知，虛擬實驗與數值仿真結果仍基本一致.
圖 6 20 Hz時不同幅值下緊磁滯回線虛擬實驗圖
Figure 6. Diagrams of virtual experiment of pinched hysteresis loops with different amplitudes at 20 Hz
-
基于圖1所示的電路圖，在面包板上進行物理連接，硬件電路元件采用2個IN4148二極管、2個100 uF的電解電容、1個1 K和1個1 Ω的精密電阻. 1 Ω的電阻接入電路的輸入端頭，用其兩端電壓采集輸入端電流. 用綠揚YB1602函數信號發生器作為正弦電壓源，實驗結果由RIGOL（北京普源精電科技有限公司）DS1102E數字示波器捕獲得到. CHI通道輸入為正弦交流信號電壓，CH2通道輸入1Ω電阻兩端電壓，該電壓對應電路的流入電流. 正弦電源為
$v = {V_{\rm{m}}}{\rm{sin}}\left( {2\text{π} f} \right)t\;$ ，取Vm=3 V（函數信號發生器取峰峰值為6 V），當激勵頻率f分別為20、100、500、1 000 Hz時，v-i關系曲線在原點收縮的緊磁滯回線如圖7（a）、（b）、（c）和（d）所示. 將圖7與圖2和圖5比較可知，物理實驗結果與數值仿真及虛擬實驗結果基本一致.
圖 7 不同頻率下緊磁滯回線物理實驗圖
Figure 7. Diagrams of physical experiment of pinched hysteresis loops with different frequencies
當頻率不變，改變振幅，取f=20 Hz，Vm分別為6、7、8 V時，伏安關系曲線如圖8所示. 將圖8與圖3和圖6比較可知，頻率不變改變振幅時，物理實驗與數值仿真及虛擬實驗結果仍基本一致.
圖 8 20 Hz不同幅值下緊磁滯回線物理實驗圖
Figure 8. Diagrams of physical experiment of pinched hysteresis loops with different amplitudes at 20 Hz
-
通過理論分析、數值仿真、虛擬實驗以及硬件實驗，證實了二倍壓整流電路在適當條件下（如元件參數等）具有廣義憶阻特性. 對此電路憶阻特性的認識，有助于促進人們對一些傳統電路的新功能、新特性、新應用的認識和開發，提高傳統電路的利用率，助推電路理論的發展. 同時，也為廣義憶阻家族增添一位新成員，若對其組成的電路系統的混沌特性研究，可能會有不同于其他混沌系統的新特性，這對憶阻或憶阻系統研究有一定的促進作用.
倍壓整流電路的廣義憶阻特性
Generalized memristor characteristics of voltage doubler rectifier circuit
-
摘要: 研究旨在證明二倍壓整流電路具有廣義憶阻特性，為挖掘倍壓整流電路的新功能及新應用提供理論依據. 首先，根據電路理論求得二倍壓整流電路在電壓源激勵下輸入端口伏安關系式以及電路中電容電壓的狀態方程；其次，由理論分析所得關系式，選取電路元件參數，施加正弦激勵電壓，由Matlab軟件對端口伏安關系進行數值仿真分析；最后，通過Multisim軟件進行虛擬實驗以及物理實驗進行驗證. 結果表明理論分析符合廣義憶阻器數學定義，數值仿真、虛擬實驗及硬件實驗3者結果基本吻合，驗證了輸入端口呈現出憶阻器的3個本質特征，從而證實了二倍壓整流電路在取適當電路元件參數時具有廣義憶阻特性.Abstract: The purpose is to prove the generalized memristor characteristics of the voltage doubler rectifier circuit and to provide a theoretical basis for exploring the new functions and new applications of the voltage doubler rectifier. Firstly, circuit theory is used to obtain the voltage-current relation of the input port excited by the voltage source, and the equations of the capacitor voltage in the circuit. Secondly, the voltage-current relationship is derived from Matlab simulations under the parameters of circuit components selected and the sine excitation voltage input, based on the theoretical analysis. Finally, verification is conducted via Multisim software and physical experiment. It is indicated that the theoretical analysis meets the mathematical definition of generalized memristor. The results of numerical simulation, virtual experiment and hardware experiment are basically in good agreement. Three essential characteristics of memristors are demonstrated at the input port, which proves that the voltage doubler rectifier has generalized memristor characteristics when taking proper circuit component parameters.
-
圖 1 二倍壓整流電路等效的廣義憶阻器
Figure 1. Equivalent generalized memristor for double voltage rectification circuit
圖 2 不同頻率下緊磁滯回線數值仿真圖
Figure 2. Simulation diagrams of pinched hysteresis loops with different frequencies
圖 3 20 Hz時不同激勵振幅下緊磁滯回線數值仿真圖
Figure 3. Simulation diagrams of pinched hysteresis loops with different amplitudes at 20 Hz
圖 4 50、200 Hz時不同激勵振幅下緊磁滯回線數值仿真圖
Figure 4. Simulation diagrams of pinched hysteresis loops with different amplitudes at 50，200 Hz
圖 5 不同頻率下緊磁滯回線虛擬實驗圖
Figure 5. Diagrams of virtual experiment of pinched hysteresis loops with different frequencies
圖 6 20 Hz時不同幅值下緊磁滯回線虛擬實驗圖
Figure 6. Diagrams of virtual experiment of pinched hysteresis loops with different amplitudes at 20 Hz
圖 7 不同頻率下緊磁滯回線物理實驗圖
Figure 7. Diagrams of physical experiment of pinched hysteresis loops with different frequencies
幸运快三
圖 8 20 Hz不同幅值下緊磁滯回線物理實驗圖
Figure 8. Diagrams of physical experiment of pinched hysteresis loops with different amplitudes at 20 Hz
-
[1] Chua L O. Memristor: The missing circuit element[J]. IEEE Trans Circuit Theory, 1971, 18(5): 507-519. DOI: 10.1109/TCT.1971.1083337. [2] Chua L O, Kang S M. Memristive devices and systems[J]. Proceedings of the IEEE, 1976, 64(2): 209-223. DOI: 10.1109/PROC.1976.10092. [3] Strukov D B, Snider G S, Stewart D R, et al. The missing memristor found[J]. Nature, 2008, 453: 80-83. DOI: 10.1038/nature06932. [4] Kim H, Sah M P, Yang C J, et al. Memristor emulator for memristor circuit applications[J]. IEEE Transactions on Circuits and Systems I: Reguar Papers, 2012, 59(10): 2 422-2 431. DOI: 10.1109/TCSI.2012.2188957. [5] Muthuswany B. Implementing memristor based chaotic circuits[J]. International Journal of Bifurcation and Chaos, 2010, 20(5): 1 335-1 350. DOI: 10.1142/S0218127410026514. [6] Yu D S, Liang Y, Chen H, et al. Design of a practical memcapacitor emulator without grounded restriction[J]. IEEE Transactions on Circuits and Systems Ⅱ: Express Briefs, 2013, 60(4): 207-211. DOI: 10.1109/TCSII.2013.2240879. [7] Wang X Y, Fitch A L, Iu H H C, et al. Implementation of an analogue model of a memristor based on a light-dependent resistor[J]. Chinese Physics B, 2012, 21(10): 108 501. DOI: 10.1088/1674-1056/21/10/108501. [8] Corinto F, Ascoli A. Memristive diode bridge with LCR filter[J]. Electron Letters, 2012, 48(14): 824-825. DOI: 10.1049/el.2012.1480. [9] Bao B C, Jing J Y, Hu F W. Generalized memristor consisting of diode bridge with first order parallel RC filter[J]. International Journal of Bifurcation and Chaos, 2014, 24(11): 1 450 143. DOI: 10.1142/S0218127414501430. [10] 武花干, 包伯成, 徐權. 基于二極管橋與串聯RL濾波器的一階廣義憶阻模擬器[J]. 電子學報, 2015, 43(10): 2 129-2 132. DOI: 10.3969/j.issn.0372-2112.2015.10.036. Wu H G, Bao B C, Xu Q. First order generalized memristor emulator based on diode bridge and series RL filter[J]. Acta Electronica Sinica, 2015, 43(10): 2 129-2 132. [11] Yang N N, Cheng S C, Wu C J, et al. Dynamic behaviors analysis of a chaotic circuit based on a novel fractional-order generalized memristor[J]. Complexity, 2019: 6 083 853. DOI: 10.1155/2019.6083853. [12] Xu Q, Wang N, Bao B C, et al. Feasible memristive chua's circuit via bridging a generalized memristor[J]. Journal of Applied Analysis and Computation, 2016, 6(4): 1 152-1 163. DOI: 10.11948/2016076. [13] Yang N N, Xu C, Wu C J, et al. Modeling and analysis of a fractional-order generalized memristor-based chaotic system and circuit implementation[J]. International Journal of Bifurcation and Chaos, 2017, 27(13): 1 750 199. DOI: 10.1142/S0218127417501991. [14] Wu C J, Yang N N, Xu C A, et al. Novel generalized memristor based on three-phase diode bridge rectifier[J]. Complexity, 2019: 1 084 312. [15] 俞清, 包伯成, 胡豐偉, 等. 基于一階廣義憶阻器的文氏橋混沌振蕩器研究[J]. 物理學報, 2014, 63(24): 90-100. DOI: 10.7498/aps.63.240505. Yu Q, Bao B C, Hu F W, et al. Wen-bridge chaotic oscillator based on first-order generalized memristor[J]. Acta Physica Sinica, 2014, 63(24): 90-100. [16] Adhikari S P, Sah M Pd, Kim H, et al. Three fingerprints of memristor[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2013, 60(11): 3 008-3 021. DOI: 10.1109/TCSI.2013.2256171. [17] Di V M, Pershin Y V, Chua L O. Circuit elements with memory: memristors, memcapacitors, and meminductors[J]. Proceedings of the IEEE, 2009, 97(10): 1 717-1 724. DOI: 10.1109/JPROC.2009.2021077. -
點擊查看大圖
計量
- 文章訪問數: 790
- HTML全文瀏覽量: 844
- PDF下載量: 20
- 被引次數: 0
